- (54) SEMICONDUCTOR STORAGE DEVICE
- (11) 62-80899 (A) (43) 14.4.1987 (19) JP

(21) Appl. No. 60-222086 (22) 4.10.1985


(71) MITSUBISHI ELECTRIC CORP (72) YASUSHI TERADA(2)

(51) Int. Cl⁴. G11C17/00

PURPOSE: To read accurately information from a memory cell by writing information on a reference memory cell of a row at the same time in writing the information on the row of a memory cell array and comparing both the storage

contents at reading.

CONSTITUTION: A 1-byte page is latched by a column latch + high voltage switch 60 in response to data of a row stored in an input buffer circuit 3 at an external write cycle in an EEPROM. Data 1, 0 are written on a memory cell 101 corresponding to each cycle of an erasure/write program successively and the data is written on a cell 104 of the row. Then a reference voltage at reading is outputted from a current-voltage converter 22 in common to sense amplifiers 23a ~ 23b in response to the content of the cell 104 of the corresponding row and the content of the cell 101 is read via differential amplifiers 21a-21b of amplifiers 23a-23b of the corresponding row. The cell 104 is provided at each row, the data is read accurately without being affected by variation in characteristic of components at each row.



20a,20k; current-voltage conversion circuit 36 weirs size-

⑲ 日本国特許庁(JP) ⑪ 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62-80899

⑤Int Cl.⁴ G 11 C 17/00 識別記号 309

广内整理番号 6549-5B @公開 昭和62年(1987)4月14日

審査請求 未請求 発明の数 1 (全8頁)

半導体記憶装置 49発明の名称

> 願 昭60-222086 ②特

> > 男

願 昭60(1985)10月4日 29出

Ħ 勿発 明 者 寺

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

和 明 者 小 ⑫発

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

志 武 爾発 明 者

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

三菱電機株式会社 ①出 願

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 増雄 外2名 ②代 理

1. 発明の名称

半週体記憶装置

2. 特許請求の範囲

行方向および列方向に沿って配列された複数圏 のメモリセルからなるメモリセルアレイを備え、 行ことに一括して情報の事込みを行ない、ランダ ムに情報の読出しを行なう半導体記憶装置であっ τ.

前記メモリセルアレイの或る列のメモリセルが リファレンスメモリセルとして用いられ、

前記メモリセルアレイの或る行に情報の斟込み を行なうときには、この行に属する前記りファレ ンスメモリセルにも同時に書込みを行ない、

前記メモリセルアレイから情報を読出す時には、 情報の誘出されるメモリセルと同じ行の前記リフ ァレンスメモリセルの記憶内容を読出し、

前記メモリセルアレイの或るメモリセルから銃 出された情報と、同じ行の前記リファレンスメモ

リセルから読出された記憶内容とを比較する比較 手段を備える半導体記憶装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は半導体記憶装置に関し、特に電気的 、に消去可能な不揮発性半導体メモリ(EEPRO M)に関するものである。

[従来の技術]

第2回は、従来のEEPROMの構成を示す図 である。初めにこの構成について説明する。メモ リセルアレイ100は行方向および列方向に配列 される複数個の1パイトのメモリセル101から 構成される。メモリセル101は、選択トランジ スタ49と、8個の選択トランジスタ50à . … 50h と、8個のメモリトランジスタ 5 2 a . … 5 2 h とから構成される。各メモリセル101に おいて、選択トランジスタ49のソースはメモリ トランジスタ52a . …52h の各コントロール ゲートに接続され、選択トランジスタ 5 O a . … 5 0 h の各ソースはメモリトランジスタ 5 2 a .

... 5 2 h の各ドレインに接続される。メモリトラ ンジスタ 5 2 a , … 5 2 h の各ソースは共通に接 続され、選択トランジスタ59を介して接地され る。 X デコーダ + 高圧スイッチ 4 8 は複数本のワ - ド級77により行ごとに各行の選択トランジス タ49および50a, …50h の各ゲートに接続 される。 X デコーダはメモリセルアレイ100の 行を選択する。高圧スイッチは選択された1本の ワード版を高圧Vャァ に立ち上げる。Yテコーダ 42は複数本のYゲート線74により各列の選択 トランジスタ43および44a . …44h の各ゲ - ト に 接 続 さ れ る 。 Y デ コ ー ダ 4 2 は メ モ リ セ ル アレイ100の列を選択する。各列の選択トラン ジスタ43のソースはコントロールゲート 粒75 を介して各列の選択トランジスタ49のドレイン に接続されるとともにコラムラッチ+高圧スイッ チ60に接続される。また、各列の選択トランジ スタ44a, …44h の各ソースはピット線76 を介し各列の選択トランジスタ50a, … 50h の各ドレインに接続されるとともにコラムラッチ + & 圧スイッチ60に接続される。コラムラッチ は、1本のワード線により選択される行に一度に データを勘込むために勘込みたいデータを一時う ッチする。コラムラッチ+斉圧スイッチ60の高 任スイッチはビット糖をあ圧 V・・ に立ち上げる。 入力パッファ回路35に"1"と"0"の組合わ せからなる調込むデータが入力される。個込回路 36は入力データの"1"に対応して"L"レベ ルのOVを、"O"に対応して"H"レベルの5 V(Vcc)を出力する。母込回路36は選択ト ランジスタ3 7 a . … 3 7 h . 4 1 の各一方 則 電 版に接続される。選択トランジスタ37a, …3 7 h の各他方側電極は1/0線70を介して各列 の選択トランジスタ44a. … 44h の各ドレイ ンに接続され、選択トランジスタ41の他方側電 極はコントロール線73を介して各列の選択トラ ンジスタ43のドレインに接続される。定電圧源 28は選択トランジスタ30を介してコントロー ルね73に接続される。定電圧源28は、メモリ トランジスタ52a, … 52h のプログラム状態

のしきい頻電圧と消去状態のしきい頻電圧の中間 電圧であるV ref 1を発生する。各列の各メモリ トランジスタ52a . …52h に対応して8個の センスアンプ23a,…23h が設けられている。 センスアンプ23aは電流-電圧変換回路20a と差動增幅器21aと電流-電圧変換回路22a とから構成されており、他のセンスアンプについ ても同様である。電流ー電圧変換回路20a. … 20h はそれぞれ選択トランジスタ32a . …3 2hを介して1/G糠70に按続される。リファ レンスメモリセルアレイ102は選択トランジス 980, 81, 82 E X E U F 5 2 5 3 8 3 E から構成される。選択トランジスク80、81、 82の各ゲートは端子200に接続され、メモリ トランジスタ83のコントロールゲートは定電圧 源29に接続される。リファレンスメモリセル1 1 のメモリトランジスタ52a, … 5 2 h と全く 同一の構造、ディメンジョンである。リファレン スメモリセル 1 0 2 のメモリトランジスタ 8 3 は

EEPROMの製造時のテスト時にプログラムされる。定程圧源29は、メモリトランジスタ83のプログラム状態のしきい値電圧と消去状態のしきい値電圧と消去状態のしきい値電圧Vref2を発生する。20a、…20h および22a、…22h は入力される電流を電圧に変換する。差動増幅器21a、…21h はそれぞれ入力される電圧を比較しその差を増幅する。

 おり、このポリーポリ間歇化膜上にポリシリコン からなるコントロールゲート7が形成されている。 メモリトランジスタへの情報の書込みは、フロ ーティングゲート5に電子を注入したり、フロー ティングゲート5から電子を除去することによっ て行なう。この電子の注入、除去は、フローティ ングゲート 5 と n ・ 形ドレイン 2 との間でトンネ ル酸化膜8を適じて行なう。フローティングゲー ト5に電子を注入するときは、コントロールゲー ト7に高圧を印加し、n・形ドレイン2を接地す ることによって行なう。この動作を消去と呼ぶ。 また、フローティングゲート5から電子を除去す るときは、n * 形ドレイン2に商圧を印加しコン トロールゲート7を接地することによって行なう。 この動作をプログラムと呼ぶ。情報の読出しは、 コントロールゲート7に、メモリトランジスタの プログラム状態のしきい値電圧と消去状態のしき い値宿圧の中間の電圧を印加する。メモリトラン ジスタが消去されていると、n * 形ドレイン2か らn · 形ソース3 へは電流が流れない。また、メ

モリトランジスタがプログラムされていると、 n ・ 形ドレイン 2 からn ・ 形ソース 3 へ電流が流れ る。これをセンスアンプで検知する。

さらに詳細に説明すると、まず、外部書込サイクルが始まる。入力バッファ回路 3 5 に " 1 " と " 0 " の 組合わせからなる 1 バイトのデータが入

カされると、自込回路36は、"1"に対応して "L"レベルの電圧OV、"O"に対応して"H" レベルの電圧5V(Vcc)を発生する。また、 このとき書込回路36はコントロールゲート線7 5 に与えるための"H"レベルの電圧 5 V(Vc 。)を発生する。次に、Wが"H"レベルとなっ て選択トランジスタ3 7 a , … 3 7 h , 4 1 がオ ンし、 1 / 〇線 7 〇 の各線には"1", "0"に 対応してOV、SVが与えられ、コントロール線 73には5Vが与えられる。次に、Yデコーダ4 2 により複数本のYゲート線74のうちの或る1 本のYゲート線が"H"レベルとなり、このYゲ ート線に接続される或る列の選択トランジスタ 4 3 . 4 4 a . … 4 4 h がオンする。このため、 l / 〇 椋 7 0 に 与 え ら れ た 電 圧 〇 V 、 5 V は 選 択 さ れた列のピット降76を介してコラムラッチ+高 圧スイッチ60に与えられ、このコラムラッチの ピットにはデータ"1"、"0"に対応してそれ ぞれ"1","0"がラッチされる。また、コン トロール線73に与えられた選圧5Vは選択され

た列のコントロールゲート は75 を介してコラムラッチ・高圧スイッチ60に与えられ、このコラムラッチのピットには"H"レベルがラッチされる。このような動作を繰返すことにより、入力バッファ回路35から次々に入力される1バイトのデータがコラムラッチの所定のピットに順次ラッチされる。なお、この外部割込サイクルでは48

次に、プログラムサイクルが始まる。このサイクルはコラムラッチにラッチされたデータのうち "O"のビットについてメモリセルに"O"を選 込むサイクルである。まず、Xデコーダにより複 数本のワード線77のうち上記消去サイクルで選 択された1本のワード線が"H"レベルとなり、

ンジスタのコントロールゲート 7 から見たしきい値復圧は低い方にシフトする。このようにして、 遠択された行のうち、データを書込みたいメモリ トランジスタに"O"がページ書込みされる。

次に、読出サイクルが始まる。メデコーダによ り巡る1本のワード線が"H"レベルとなり、こ のワード線に接続される各メモリセルの選択トラ ンジスタ49.50a. ... 50h がオンし、Yデ コーダ 4 2 により或る 1 本の Y ゲート 母が"H" レベルとなり、このYゲート線に接続される選択 トランジスタ43, 44a , … 44h がオンして、 メモリセルアレイ100から或るメモリセルが選 択される。このとき、Rが"H"レベルとなって 選択トランジスタ30がオンし、定電圧源28が 選択トランジスタ30、コントロール線73、遺 択トランジスタ43. 49を介してメモリトラン ジスタ52a . … 52h のコントロールゲート7 に接続され、Vref 1がこのコントロールゲート 7に印加される。また、センスアンプ23a. … 23h の各階級一電圧変換回路20a, …20h

さらに高圧スイッチにより高圧 V・・ に立上げら れる。次に、コントロールゲート模75のうち、 コラムラッチのコントロールゲート線用ビットに "H"がラッチされている列のコントロールゲー ト 類 が O V に さ れ 、メ モ リ ト ラ ン ジ ス タ 5 2 a . … 5 2 h のコントロールゲート 7 が接地される。 また、複数本のピット繰76のうち、コラムラッ チのピット毎用ピットに"О"のラッチされてい るビット線が高圧スイッチにより高圧V・・ に立 上げられてメモリトランジスタのn * 形ドレイン 2に高圧V・・が印加され、複数本のピット線7 6のうち、コラムラッチのピット線用ピットに "1"のラッチされているピット線がOVにされ る。また、このときRは"L"レベルとなって選 択トランジスタ59はオフし、メモリトランジス タ 5 2 a 、 … 5 2 h の各n * 形ソース 2 はフロー ティング状態にされる。これによって、フローテ ィングゲート5から電子がトンネル酸化膜8をト ンネルしてn * 形ドレイン2に移動してフローテ ィングゲート5から電子が原去され、メモリトラ

はそれぞれ選択トランジスタ32a, …32h, 1/0線70,さらに選択トランジスタ~4a. --- 4 4 h , ピット終 7 6 . . 選択トランジスタ 5 Oa: …5 Oh を介してメモリトランジスタ5 2 a , … 5 2 h の n * 形ドレイン 2 に 接続される。 このとき、Rは"H"レベルとなって選択トラン ジスタ59はオンし、メモリトランジスタ52a. … 5 2 h の 各 n * 形 ソ ー ス 3 は 接 地 さ れ る 。 こ の * とき、メモリトランジスク52a, … 52h のコ ントロールゲート7に印加される定程圧Vref 1 はメモリトランジスタのプログラム状態のしきい 値似圧と消去状態のしきい値循圧との中間貧圧で あるので、メモリトランジタのしきい値弯圧が高 い状態、すなわち消去の状態であると、メモリト ランジスタはオフして1/0粮70に電流は流れ ず、知流 - 電圧変換回路 2 0 a . … 2 0 h の出力 側に霜圧Vェ 、が出る。また、メモリトランジス タのしきい値電圧が低い状態、すなわちプログラ ム状態であるとメモリトランジスクはオンして! **ど 0 頗 7 0 に 徂 流 が 流 れ 、 こ の 冠 流 は 進 択 ト ラ ン**

ジスタ 3 2 a 、 … 3 2 h を介して各宿流 - 電圧変 換回路 2 0 a , … 2 0 h に与えられて電圧 V n o に変換される。一方、リファレンスメモリセル 1 02のメモリトランジスタ83は、上述したよう にEEPROMの製造時のテスト時にプログラム されているので、メモリトランジスタ83のコン トロールゲート7に定電圧源29により定電圧V ref 2 を印加し、選択トランジスタ80,81, 82の名ゲートに端子200より電圧V。。を印 加すると、メモリトランジスタ83.選択トラン ジスタ80、81、82がオンしてメモリトラン ジスタ 8 3 の n * 形ドレイン 2 から各電流 - 電圧 変換回路22a. … 22h に電流が流れ、この電 流は電流 - 電圧変換回路 2 2 a , … 2 2 h で電圧 V。に変換される。この電圧V。は、定電圧線 2 8、宿流一截圧変換回路20. ···20h,電流一 電圧変換回路22a . … 22h . 定電圧源29の 特性を相互間で調整することによってVn。とV н , の間に予め設定されており、 差動増幅器 2 1 a、…21hはVno、Vn、とVeとを比較し、 これら宿圧間の差を増幅することによって、メモ リセルから情報を抜出すことができる。

[発明が解決しようとする問題点]

メモリトランジスタの正確な誘出しには、メモリセルのメモリトランジスタのプログラム状態の

この発明は上記のような問題点を解消するためになされたもので、情報を正確に読出すことができる半導体記憶装置を得ることを目的とする。 [問題点を解決するための手段]

この発明に係る半導体記憶装置は、メモリセル アレイに行ことに一括して情報の製込みを行ない、 メモリセルアレイからランダムに情報の設出しを 行なう半導体記憶装置において、メモリセルアレ イの 型 る 別 の メ モ リ セ ル を り フ ァ イ の 型 る 別 の メ モ リ リ セ セ ル ア レ イ の 型 る 活 行 な さ と た に は い 、 と き に は は と た に は は ア レ イ の 記 は で か ら い 、 情 と か ら 読 出 さ に の り と を 比 砂 で の り と を 比 砂 す る よ う に し た も の で あ る よ う に し た も の で あ る よ う に し た も の で あ る よ う に し た も の で あ る 。

[作用]

この発明においては、メモリセルの或る行に情報を超込むときには、この行に属するリファレンスメモリセルにも間時に置込みを行ない、情報のとは、情報を設出すときには、情報の記憶内容が設出されるので、行ごとに書いている。 込状態の電波ー電圧特性にはらつきがあっても誤

法出しが生じない。

〔寒脆阴〕

以下、この発明の実施例を図について説明する。なお、この実施例の説明において、従来の技術の説明と超複する部分については適宜その説明を省略する。

第1図は、この発明の実施例である半導体記憶 装置の構成を示す図である。初めにこの装置の構 成について説明する。この実施例の構成が第2図 の構成と異なる点は以下の点である。すなわち、 リファレンスメモリセル102が取り除かれ、メ モリセルアレイ100の右端の1列がリファレン スメモリセルアレイ103として用いられる。こ のリファレンスメモリセルアレイは行ことに配列 される複数個のリファレンスメモリセル104か ら構成される。各リファレンスメモリセル104 は、選択トランジスタ55、56と、メモリトラ ンジスタ57とから構成される。リファレンスメ モリセル104のメモリトランジスタ57は、メ モリセル101のメモリトランジスタ52a,… 5 2 h と全く同一の構造、ディメンジョンである。 各リファレンスメモリセル104において、選択

トランジスク55のソースは選択トランジスタ5 7のコントロールゲートに接続され、選択トラン ジスタ56のソースは選択トランジスタ57のド レインに接続され、選択トランジスタ57のソー スは選択トランジスタ59を介して接地される。 各リファレンスメモリセル104の選択トランジ スタ55、56の各ゲートは各行のワード線に接 続される。異込回路36は、選択トランジスタ3 9、 リファレンス 信号 協 7 1、 選択トランジスタ 47を介して選択トランジスタ56のドレィンに 接続されるとともにコラムラッチ+高圧スイッチ 60に接続される。また、筆込回路36は選択ト ランジスタ40.リファレンス信号線72.選択 トランジスタ46を介して選択トランジスク55 のドレインに接続されるとともにコラムラッチャ 森氏スイッチ60に接続される。定常圧源29は 選択トランジスタ31を介してリファレンス信号 檢 72に接 梳される。定て圧 頑 29 はメモリトラ ンジスタ57のプログラム状態のしきい値電圧と 消去状態のしきい値電圧の中間電圧であるVদの

2 を発生する。センスアンプ2 3 a は電波ー電圧 変換回路 2 0 a と差動増幅器 2 1 a と電流ー電圧 変換回路 2 2 とから構成されており、他のセンス アンプについても同様である。電流ー電圧変換回路 2 2 は選択トランジスタ 3 4 を介してリファレ ンス信号線 7 1 に接続される。電流ー電圧変換回路 2 2 は入力される電流を電圧に変換する。

スメモリセル104に"1"が独込まれてリファレンスメモリセル104の消去が行なわれる。

次に弦出サイクルが始まる。リファレンスメモリセルの弦出しは、メモリセルの弦出しと同時に行なわれる。すなわち、Xデコーダにより或る 1本のワード娘が"H"レベルとなってこのワード

ぬに接続される選択トランジスタ55.56がオ ンし、選択されたメモリセル101と同じ行のリ ファレンスメモリセル104が選択される。この とき、Rが"H"レベルとなって選択トランジス タ31.34がオンし、端子201に電圧Vcc が与えられて選択トランジスタ46.47がオン し、定電圧源29が選択トランジスタ31,リフ ァレンス信号線72、選択トランジスタ46、5 5 を介してメモリトランジスタ 5 7 のコントロー ルゲートに接続されて定電圧Vref 2がこのコン トロールゲートに印加され、センスアンプ23a. … 2 3 h の電波 - 電圧変換回路 2 2 が選択トラン ジスタ34、47、56を介してメモリトランジ スタ57のドレインに投続される。また、このと きメモリトランジスタ57のソースは接地される。 メモリトランジスタ 5 7 のコントロールゲートに 印加される電圧 V ref 2 はメモリトランジスタの プログラム状態のしきい値電圧と消去状態のしき い姐選圧の中間の選圧であるので、メモリトラン ジスタ57のしきい値電圧が低い状態、すなわち

プログラム状態であると、メモリトランジスクランジスクランジスタララフのドレインからはほこの選任変換回路22で選任V。に変換される。この選任V。は、定電圧湿28、29、建定接回路22の特性を相互間で調鐘することによって避任V。。とこれらことによって数は、との間にはほど。のが対し、と数増温器21~、21トは選任V。のかり、を数増温器21~、メモリセルからの情報を誘出す。

このように、ワード線ごとにリファレンスメモリセルを設け、ワード線ごとにセンスアンプのリファレンスレベルを調整することができるようにしたので、たとえ内部選込サイクルにおいて行ごとにメモリトランジスタのプログラム状態の電流・電圧特性が変動しても、誤読出しは発生しなくなる。

[発明の効果]

第1回は、この発明の実施例である半導体記憶 装置の構成を示す図である。

第2図は、従来のEEPROMの構成を示す図である。

第3 図は、メモリトランジスタの構造を示す断面内である。

第4 図は、メモリトランジスタのプログラム状態および消去状態の電気 - 電圧特性を示す図であ

a.


図において、1はp形器板、2はn→ 形ドレイ ン、3 ta + 1形ツース、4 はゲート酸化膜、5 ta フローティングゲート、6はポリーポリ問酸化膜、 7 はコントロールゲート、8 はトンネル酸化膜、 20a, -- 20h. 22は電流-電圧変換回路、 2 1 a , … 2 1 h は 差動 増 幅 数 、 2 3 a , … 2 3 h ばセンスアンプ、28,29は定電圧級、30. 31, 32a, ... 32h, 34, 37a, ... 37 h. 39, 40, 41, 43, 44a, ...44h, 46, 47, 49, 50a, ... 50h, 55, 5 6.59は選択トランジスタ、52a, …52h. 5 7 はメモリトランジスタ、3 5 は入力パッファ 回路、36は費込回路、42はYデコーダ、48 はXデコーダ+ 萬圧スイッチ、60はコラムラッ チ.+ 高圧スイッチ、7.0は1/0極、71.72 はリファレンス信号線、73はコントロール線、 74はYグート校、75はコントロールゲート枠、 76はピット線、77はワード線、100はメモ リセルアレイ、101はメモリセル、103はリ


特開昭62-80899(8)


ファレンスメモリセルアレイ、104はリファレンスメモリセルである。

なお、各図中岡一符号は周一または相当部分を示す。

代理人 大岩蜡雄







消主

Vas